**第三章 集成门电路和触发器的习题**

**一、基本知识点**

**1、半导体器件**

**分类：**目前常用的数字集成电路可分为**双极型**和**MOS型**两大类。

双极型集成电路又可分为TTL电路（晶体管-晶体管逻辑）、ECL电路、I2L电路等。

MOS型电路又可分为PMOS（P沟道）、NMOS（N沟道）和CMOS（互补型）等。

**（1）二极管：**单向导电

静态特性：正向导通（外加电压＞门槛电压），反向截止（反向外加电压＜击穿电压）。

动态特性：从反向截止到正向导通的时间（称**开通时间**）可忽略不计。

从正向导通到反向截止的时间（称**反向恢复时间**）影响二极管开关速度。

**（2）三极管：**在数字电路里是作为门来使用的

双极型晶体三极管由两个PN结构成，B极（基极）、C极（集电极）和E极（发射极）。

MOS晶体管是一种电压控制器件，G极（栅极）、S极（源极）和D极（漏极）

有**截止**、**放大**和**饱和**3种工作状态（这也是三极管的静态特性）

**截止状态：**当加在基极的电压小于阀值电压，三极管不导通（即断开）。

放大状态：当加在基极的电压大于阀值电压，而小于某一个数值时，流过基极的电流和流过集电极的电流呈一个倍数关系。

**饱和状态：**当加在基极的电压大于某一个数值时，流过集电极的电流趋于稳定状态，其值与发射极的流出电流大致相等（基极的电流很小，可忽略），三极管导通（即通路）。

//三极管的动态特性，即开通时间（从截止到导通的时间）和关闭时间（从导通到截止的时间）本课程不需详细考虑

**2、集成门电路**

**正逻辑：高电平**（对应逻辑“1”），**低电平**（对应逻辑“0”）

**负逻辑：高电平**（对应逻辑“0”），**低电平**（对应逻辑“1”）

**注意：**通常情况不加说明，即为正逻辑

**（1）三种基本逻辑门符号和真值表**

**与门：**F＝A•B //均以两输入端为例

真值表 符号表示

&

F

A

B

|  |  |
| --- | --- |
| A B | F |
| 0 0 | 0 |
| 0 1 | 0 |
| 1 0 | 0 |
| 1 1 | 1 |

**或门：**F＝A+B

真值表 符号表示

≥1

F

A

B

|  |  |
| --- | --- |
| A B | F |
| 0 0 | 0 |
| 0 1 | 1 |
| 1 0 | 1 |
| 1 1 | 1 |

**非门：**F＝

1

。

F

A

真值表 符号表示

|  |  |
| --- | --- |
| A | F |
| 0 | 1 |
| 1 | 0 |

**（2）其它常用逻辑门符号**

**与非门：**F＝ **或非门：**F＝ **与或非门：**F ＝

≥1

。

&

F

A

B

C

D

≥1

。

F

A

B

&

。

F

A

B

**注意：**以上三种均为**一般化**的逻辑门，**即用一种门可以实现与、或、非三种逻辑**。

**异或门：**F＝A⊕B **同或门：**F＝A⊙B

=

F

A

B

=1

F

A

B

**OC门（**集电极开路门**）：**避免“线与”时，部分电路电流过大。

**三态门：（输出高电平**、**输出低电平**、**高阻状态）**适合总线连接时使用。

**3、触发器**（具有记忆功能）

**（1）基本R-S触发器**（Reset复位、Set置位）

&

。

&

。

R

S

Q

工作原理图 符号表示（带小圈为低电平有效）

。

R

S

Q

。

。

**\*功能表**（原态记为 Q，次态记为Qn+1）

**注意：**功能表反映的是当功能端不同的输入，次态如何改变

|  |  |  |
| --- | --- | --- |
| R S | Qn+1 | 功能说明 |
| 0 0 | d | 次态不定 |
| 0 1 | 0 | 置0 |
| 1 0 | 1 | 置1 |
| 1 1 | Q | 次态不变 |

**\*状态表**（等同于**次态卡诺图**）

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| 现 态  Q | 次态Qn+1 | | | |
| RS=00 | RS=01 | RS=11 | RS=10 |
| 0 | d | 0 | 0 | 1 |
| 1 | d | 0 | 1 | 1 |

**\*状态图**（状态表的向量图形表示）

0

1

RS

10

01

01，11

10，11

**\*次态方程**（由次态卡诺图得到，即从状态表化简得出）

Qn+1＝ + R Q

约束方程 R + S＝1（即R、S不能同时为0）

**注意：描述逻辑门电路只用真值表即可（逻辑门属于组合逻辑电路）；**

**描述触发器电路需要功能表、状态表（状态图是状态表的图形表示）、次态方程、约束方程（有的触发器电路没有）和激励表（功能表的逆向描述，后面介绍）描述，触发器电路属于时序逻辑电路。**

**（2）时钟控制触发器**

\*时钟控制触发器的转换时刻，避免出现不确定状态

**钟控R-S触发器**

\*功能表 符号表示（R、S高电平有效）

IR

IS

Q

。

CI

|  |  |  |
| --- | --- | --- |
| R S | Qn+1 | 功能说明 |
| 0 0 | Q | 次态不变 |
| 0 1 | 1 | 置1 |
| 1 0 | 0 | 置0 |
| 1 1 | d | 次态不定 |

\*次态方程 Qn+1＝S + Q

约束方程 R•S＝0（即R、S不能同时为1） //状态表和状态图略

**钟控D触发器**

\*功能表 符号表示

SD

RD

。

CI

ID

Q

。

。

|  |  |  |
| --- | --- | --- |
| D | Qn+1 | 功能说明 |
| 0 | 0 | 置0 |
| 1 | 1 | 置1 |

\*次态方程 Qn+1＝D

//无约束条件

**钟控T触发器**

\*功能表 符号表示

|  |  |  |
| --- | --- | --- |
| T | Qn+1 | 功能说明  SD  RD  。  CI  IT  Q  。  。 |
| 0 | Q | 保持 |
| 1 |  | 取反 |

\*次态方程 Qn+1＝T⊕Q

**钟控JK触发器**

\*功能表 符号表示

IJ

IK

Q

。

CI

。

。

。

SD

RD

|  |  |  |
| --- | --- | --- |
| J K | Qn+1 | 功能说明 |
| 0 0 | Q | 次态不变 |
| 0 1 | 0 | 置0 |
| 1 0 | 1 | 置1 |
| 1 1 |  | 次态取反 |

\*次态方程 Qn+1＝J + Q

**注意：**上述各种触发器在本质上逻辑关系均相同，所以上述各触发器之间可以通过适当的外接逻辑电路实现逻辑功能的转换。

**二、相关习题**

**\*\*填空题**

1、晶体三极管有（ ）、（ ）和（ ）共3种工作状态，在数字系统中，一般工作在（ ）和（ ）两种状态下。

2、当与非门的输入全部为高电平时，其输出为（ ）。

3、当异或门的一个输入端接逻辑1时，可实现（ ）的功能。

4、每个触发器有（ ）个稳态，可记录（ ）位二进制码。

5、TTL三态门的3种输出状态是（ ）、（ ）和（ ）。

6、T触发器的次态方程为（ ）。

7、由与非门组成的基本R-S触发器，不允许（ ）。

\*8、逻辑门电路的性能参数中，输入端个数称为（ ），带同类门数量的多少称为（ ）。

**\*\*选择题（单选）**

1、下列逻辑门中，不能实现3种基本运算的是（ ）。

A. 与门 B. 与非门 C. 或非门 D. 与或非门

2、下图所示的门电路中，（ ）对多个输入端的处理是错误的。

“1”

&

。

。

&

“1”

≥1

“0”

“0”

&

A. B. C. D.

3、下列触发器中，（ ）对输入信号有约束条件。

A. 钟控D触发器 B. 钟控J-K触发器 C. 钟控T触发器 D. 钟控R-S触发器

4、在下图所示的三态门电路中，使能控制端IA为0有效，IB为1有效，（ ）不能保证该电路正常工作。

F

&

。

。

&

。

A1

A2

IA

B1

B2

IB

A. IA＝0，IB＝0 B. IA＝0，IB＝1 C. IA＝1，IB＝0 D. IA＝1，IB＝1

5、要使J-K触发器在时钟脉冲作用下，Qn+1＝，则输入信号应为（ ）。

A. J＝0，K＝0 B. J＝0，K＝1 C. J＝1，K＝0 D. J＝1，K＝1

6、下图所示的电路中，所实现的逻辑功能是（ ）。

。

&

。

&

A

B

C

D

E

F

VCC

A. F＝• B. F＝

C. F＝ D. F＝A B C + D E

**\*\*判断题**

1、一般来说，MOS电路比双极型电路的工作速度更快。 （ ）

2、逻辑门的扇出系数是指输出端的个数。 （ ）

3、三态门的输出有3种逻辑值。 （ ）

4、用与非门可以实现任意逻辑函数的功能。 （ ）

5、用或非门构成的基本R-S触发器对输入端R、S没有约束条件。 （ ）

6、时钟控制触发器仅当有时钟脉冲作用时，输入信号才能对触发器状态产生影响。（ ）

7、触发器采用主从式结构可以克服“空翻”现象。 （ ）

**\*\*问答题**

1、逻辑电路如下图所示，写出输出函数表达式，当输入ABCD＝1011时，指出各逻辑函数的取值。

。

&

&

。

≥1

。

&

≥1

。

。

&

&

。

。

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

=1

•

B

A

C

D

F1

F2

F3

F4

F5

+5V

2、已知逻辑电路如下图，输入信号A、B的波形如图所示，假定触发器的初态为0，试画出下图的两个触发器Q端的输出波形。

CP

。

CI

IT

Q

&

。

A

B

。

CI

ID

Q

CP

=1

A

B

CP

A

B

**三、习题参考答案**

**\*\*填空题**

1、晶体三极管有（饱和）、（截止）和（放大）共3种工作状态，在数字系统中，一般工作在（饱和）和（截止）两种状态下。

2、当与非门的输入全部为高电平时，其输出为（低电平）。

3、当异或门的一个输入端接逻辑1时，可实现（反相器）的功能。

4、每个触发器有（ 2 ）个稳态，可记录（ 1 ）位二进制码。

5、TTL三态门的3种输出状态是（高电平）、（低电平）和（高阻）。

6、T触发器的次态方程为（Qn+1＝T⊕Q）。

7、由与非门组成的基本R-S触发器，不允许（R、S同时为0）。

\*8、逻辑门电路的性能参数中，输入端个数称为（扇入个数），带同类门数量的多少称为（扇出个数）。

**\*\*选择题（单选）**

1、下列逻辑门中，不能实现3种基本运算的是（ A ）。

A. 与门 B. 与非门 C. 或非门 D. 与或非门

2、下图所示的门电路中，（ B ）对多个输入端的处理是错误的。

“1”

&

。

。

&

“1”

≥1

“0”

“0”

&

A. B. C. D.

3、下列触发器中，（ D ）对输入信号有约束条件。

A. 钟控D触发器 B. 钟控J-K触发器 C. 钟控T触发器 D. 钟控R-S触发器

4、在下图所示的三态门电路中，使能控制端IA为0有效，IB为1有效，（ B ）不能保证该电路正常工作。

F

&

。

。

&

。

A1

A2

IA

B1

B2

IB

A. IA＝0，IB＝0 B. IA＝0，IB＝1 C. IA＝1，IB＝0 D. IA＝1，IB＝1

5、要使J-K触发器在时钟脉冲作用下，Qn+1＝，则输入信号应为（ D ）。

A. J＝0，K＝0 B. J＝0，K＝1 C. J＝1，K＝0 D. J＝1，K＝1

6、下图所示的电路中，所实现的逻辑功能是（ A ）。

。

&

。

&

A

B

C

D

E

F

VCC

A. F＝• B. F＝

C. F＝ + D. F＝A B C + D E

**\*\*判断题**

1、一般来说，MOS电路比双极型电路的工作速度更快。 （ **×** ）

2、逻辑门的扇出系数是指输出端的个数。 （ **×** ）

3、三态门的输出有3种逻辑值。 （ **×** ）

4、用与非门可以实现任意逻辑函数的功能。 （ **√** ）

5、用或非门构成的基本R-S触发器对输入端R、S没有约束条件。 （ **×** ）

6、时钟控制触发器仅当有时钟脉冲作用时，输入信号才能对触发器状态产生影响。（ **√** ）

7、触发器采用主从式结构可以克服“空翻”现象。 （ **√** ）

**\*\*问答题**

1、逻辑电路如下图所示，写出输出函数表达式，当输入ABCD＝1011时，指出各逻辑函数的取值。

F1＝

F2＝ ⊕ ＝A B C （）+ （B + D）

＝A B C + （ + + ）（B + D）

＝ B + D + D +B + D

＝B + D + D //包含律，消去 D

+B + D ＝ B + D +B + D

F3＝ ＝ ＝（ + ）（ + ）

＝ + + +

F4＝•＝（ + ）（ + ）＝ + + +

＝ +

F5＝• ＝ + +

当输入ABCD＝1011时，F1＝1，F2＝1，F3＝0，F4＝0，F5＝0

2、输入信号A、B的波形如图所示，假定触发器的初态为0，试画出下图的两个触发器Q端的输出波形。

D ＝ A⊕B D触发器原相输出，受CP上沿触发

T ＝ T触发器“1”取反，“0”保持，受CP上沿触发

CP

A

B

D

T

QD

QT